五个延续摩尔定律的方法

发表于： 2020年10月23日 2020年10月23日
分类：是说芯语

摩尔定律是1965年，由时任Fairchild半导体公司研发主管的Gordon Moore所提出的概念最初的定义是以最佳成本整合进芯片的晶体管每年会倍增。而Moore创办英特尔之后，修改了相关概念，变成电脑芯片的晶体管每两年会倍增，而这也成为我们熟知的摩尔定律。

摩尔定律在过去几十年的时间里很好的发挥了作为芯片技术发展基准的作用，但随著晶体管制程发展的困难度越来越高，也开始有人宣称该定律已经不适合未来半导体的发展。而首先跳出来说该定律已死的，其实就是英特尔自家。由于英特尔过去几年在发展10nm技术遇到困难，因此只能依靠14nm制程不断调整，但制程技术无法前进，代表芯片上的晶体管密度就很难有大幅成长，也因此对英特尔来说，摩尔定律成为遥不可及的目标。

然而英特尔停滞不前，其在芯片制造方面的对手，也就是台积电、三星等，却未必认同，二者都已经量产7nm EUV制程芯片，在晶体管密度方面已经远远超出英特尔所能达到的量级，英特尔随后虽也宣称其10nm正式量产（晶体管密度约等同于7nm），但已经晚了好几步。

另一方面，NVIDIA执行长黄仁勋也在CES发布会上公开表示摩尔定律已死，他的论点比较偏向英特尔，认为未来制程发展空间有限，很难再把那么多晶体管塞进空间有限的芯片中，应该要转而追求架构的革新。

当然，目前的晶体管制造技术或者是应用方向，是否还能符合当初摩尔所制订的”定律”，其实有不小的讨论空间，摩尔定律是否已死亦成为近年来最受人关注的议题之一，虽然不少人认为摩尔定律该退役了，但也有不少人认为摩尔定律还大有可为，而认为摩尔定律未死的其中之一，就是台积电。

那么包含台积电的制程技术在内，还有哪些发展方向最有可能延续摩尔定律的几个技术发展方向？以下提出五种供各位读者参考。

1.可延续至0.1nm的制程发展

在台湾的SEMICON 2019大会上，台积电研发负责人黄汉森延续之前台积电全球市场部主管Godfrey Cheng曾发表过的文章看法，认为摩尔定律还未死。Godfrey Cheng认为，如果以计算性能成长为指标，那么过去几年包含GPU、AI芯片，这种借由芯片架构的改善来达到的计算能量成长要更惊人。

过去是CPU等传统架构很大一部分是以晶体管的密度来决定性能的增长，其实这种概念已经有点老旧了，未来应该要更重视架构的革新，但如果要回到晶体管密度这种单纯定义上，那么要维持单一芯片两年密度倍增的的轨迹，其实难度不大（对台积电而言）。

而黄汉森更进一步的表示，未来台积电的制程密度将有可能达到0.1nm，而搭配纳米碳管技术，可以将制程工艺微缩到0.1nm的大小，这时的晶体管约等同于氢原子的大小。而他表示，7nm已经是成熟制程，5nm也即将量产，而3nm亦箭在弦上，目前台积电也已经在发展2nm的技术，未来数十年，摩尔定律仍将在半导体产业持续下去。

当然，黄汉森也表示，未来芯片的设计不是只讲求单一芯片的晶体管规模，而是要从功能整合，或者是应用场景去看，纯粹以密度发展为定义的摩尔定律虽仍可持续，但未来也应该要针对新型态的芯片设计设计出全新的定义。

2.3D封装技术整合异构计算

封装技术是半导体制程的重要角色，也是决定计算应用场景的关键技术，目前仍在制程技术持续努力的晶圆制造商，基本都已经认清制程脱离不了封装，纷纷跳下来做封装的业务，而封装技术也从传统的2D拼图，开始转成3D立体堆叠，毕竟土地有限，盖高楼才能容纳更多住户已经是不变的真理。

英特尔在去年底的技术日揭示了其最新的3D封装技术Foveros，其在概念上就是要通过更灵活的不同功能芯片颗粒的组合调配，突破传统的一个芯片只能通过同一个制程来完成的限制，让不同功能芯片颗粒都能用其具备最佳成本、效能的制程制造，最后在封装阶段再组合起来，而因为英特尔在钻孔、贴合、拼装方面的技术发展有其心得，因此希望通过这个封装技术来让英特尔的产品可以跨越到更多的计算领域之中。

台积电这方面则是推出接近3D封装层次的SoIC封装，SoIC 是一种创新的多芯片堆栈技术，主要是针对 10nm以下的制程技术进行晶圆级接合，SoIC技术的最大特色是没有突起的键合结构，因此运作性能将会更优秀。而SoIC在功能特性上就与英特尔的Foveros技术大同小异，同样标榜可以把很多不同性质的芯片整合在一起。

三星目前已经提供2.5D封装的I-Cube技术，同时也计划在2019年推出3D SiP(System In Package)，力图压倒台积电。

通过立体堆叠的方式，单一芯片可以放进更多的晶体管，甚至完全不同制程的芯片颗粒也能封在一起，这也突破了传统的芯片制造概念。而通过3D封装技术，制造端可以制造较小规模晶体管的芯片颗粒，但通过对不同颗粒的堆叠封装，就可以变成超大规模的单一芯片，摩尔定律所定义的单一芯片晶体管密度成长曲线，对这类封装技术而言根本不算挑战。

3石墨烯、纳米碳管等新材料进入半导体

新材料对于制程技术的发展同样重要，由于制程密度越高，其承受的量子物理现象也就越难掌控，而更重要的是，晶体管设计必须让电子以设计者想要的方向跑，传统的硅其实在微缩的过程中已经遇到过很多问题，因此，必须添加很多不同的材料来改善传统半导体材料的导电特性，而要进入3nm，就必须导入新的材料，根据三星以及台积电的路线图，这种新材料在进入2nm之后也会遇到瓶颈。而台积电也说明，通过纳米碳管，1.2nm成为可能，未来制程甚至可继续发展至0.1nm。

4.硅光子

半导体的形式还有很多种，除了传统堆晶体管，以控制电子为方法的传统芯片设计，近来还有利用光来计算的芯片型态，由中国年轻科学家沈亦晨所创办的Lightelligence，就以光来代替电子，完成了计算工作。

光在半导体领域其实并不罕见，但过去多被用来作为数据传输的载体，而不是计算工作，若光子计算能够成为主流计算的一部份，或者是取代传统半导体计算形式，那么对产业而言，晶体管密度的定义也可以推倒重来，目前光子芯片用的制程还是属于非常低阶的技术，若要以最简单的方式：提高晶体管密度来增加计算速度，可能摩尔定律所定义的每两年倍增可以大大缩短。

5量子计算

而量子计算有很多种实现方式，包括核磁共振 (nuclear magnatic resonance)、離子陷阱 (iron trap)、中性原子 (netural atom)、共振腔量子電動力學 (cavity QED)、全光學式（All optical)、固態材料 (solid state)、超導材料 (superconductor)，目前超导材料算是量子计算的主流，而前面提到的硅光子计算，同样也是属于量子计算的范畴。

作为重新定义计算的量子计算技术，其衡量计算算力的最基础单位，就是量子比特了。如果要让量子计算符合摩尔定律，那么以量子比特的规模增加来取代传统晶体管密度的定义，可能会是比较适合的方向。

当然，目前量子计算还在相当早期的阶段，不同的量子计算实现方法也都还在发展当中，其中，超导量子计算已经非常接近量子霸权。但由Google所声称达成的量子霸权，其计算设备只有具备53个量子比特，如果未来能搞定算法以及应用转移的困难点，为了因应计算需求的成长，量子比特的数量也会很快的增加，根据专家的看法，届时摩尔定律将远远追不上量子计算的发展。

为了满足量子计算的发展，IBM也发明了一个叫做量子体积（Quantum Volume）的专用性能指标，用于测量量子电脑的强大程度，其影响因素包括量子位元数、闸和测量误差、设备交叉通信、以及设备连接和电路编译效率等。