一文看懂集成电路有多费钱
内容精要：
集成电路制造环节，属于重资产投入，中芯国际的一年利润，还不够买一台高端光刻机的，更勿论动辄千亿的产线投资；集成电路设计环节，看似是知识密集型的轻资产行业，只要流片几次不成功，看着哗哗的银子打水漂，老板估计就要关灯吃面喝稀粥了……一入IC深似海，烧完钱后成路人。
这两年，集成电路/半导体题材在资本市场很受追捧，二级市场股价屡创新高，产生了数家千亿市值的上市公司。一级市场，半导体产业链项目也都成了香饽饽，众星捧月一票难求。
但是，无限风光背后，集成电路领域有多烧钱，你造么？
首先我们来简单描述一下集成电路设计的产业链。
对于晶圆制造公司，也就是我们常说的Foundry/Fab，典型如台积电（TSMC）、中芯国际（SMIC），以及冲击科创板铩羽而归的和舰芯片，都属于Foundry厂。Foundry的业务就是用光刻机等高精密设备，给芯片设计公司（Design House/Fabless）加工芯片的。
对于Foundry厂，烧钱是无疑的，而且烧起来体量巨大，一般的小公司是玩不转的。我们来看几个数据：
晶圆制造过程中，最核心的设备是光刻机，而全球高端光刻机基本上都垄断在荷兰ASML公司手里，就是特朗普动不动就威胁要禁运的那玩意儿，属于有钱都很难买到的。
一台光刻机的价格是多少呢？
早在2018年，中芯国际（SMIC）就曾向ASML公司订购了一台7nm制程EVU光刻机，如果不是特朗普从中捣乱，2019年就可以部署到产线了。
7nmEVU光刻机属于光刻机中的高端产品，这台光刻机价格几何呢？1.5亿美金！折合8亿人民币！
根据中芯国际公布的2018年财报，全年归属于普通股东净利润为1.34亿美元，这说明啥？中芯国际辛辛苦苦赚一年的钱，不够买一台光刻机的！
从芯片制造产线来看，中国大陆已经投产和在建的28条的12英寸晶圆产线，总投资额超过2万亿元人民币，单条产线投资额不超过千亿，你都不好意思让地方政府发新闻稿。
具体到个体的Foundry厂，从专注IDM模式的华润微的招股说明书中看， 其子公司无锡华润上华，主要做晶圆制造的，未分配利润为-25亿元！也就是说，这么多年，华润上华创造的利润，都没有弥补历年产线建设投资的折旧，还有25亿元的缺口！
同理，科创板终止申请的和舰芯片，是一家典型的Foudry，主要从事12英寸及8英寸晶圆研发制造业务，从公司财务数据来看，2018年还巨亏26亿。但公司最近几年现金流是正的，说明也是前期产业投入的巨额折旧导致亏损。
我们再看集成电路设计公司，Fabless模式，又称为Design House。Fabless嘛，也就是没有自己的车间(产线)。虽然对于集成电路设计公司，普遍被认为是知识密集型行业，是轻资产公司，但烧起钱来也是个无底洞。
设计公司虽然不需要巨额投资建设产线，但还是需要找Foundry代工制造芯片啊，羊毛出在羊身上，一次性剃光还是慢慢薅的区别。
由于芯片制造Foundry投入巨大，全球产能高度集中，前四大晶圆代工厂台积电、格罗方德、台联电和中芯国际占全球市场总量的85％。其中，台积电独占全球晶圆代工市场59%的份额。
因此，在高度集中的Foudry厂面前，集成电路设计公司只能做小伏低。
本来嘛，从产业链顺序看，设计公司出钱，Foudry厂加工，似乎是典型的甲方乙方关系。但是从实际情况看，设计公司，特别是小规模、创业初期的设计公司，想要入这些大型Foundry的法眼，争取到一点儿产能，谈何容易！
记得2012年的时候，去看一个早期的设计项目，创始人很兴奋地拿出来一个装裱好的相框，跟我们用炫耀地口气说，我们已经进入了台积电的流片名录了……这简直就是颠倒了的甲乙方关系。
就算挤破脑袋拿到了产能，价格也不菲，看看这几个数据就能略知一二。
我们都知道，集成电路制造需要经过设计、画版、流片、封装、测试、量产等环节。设计公司在完成芯片设计后，需要将几何数据标准(GDSII)格式文件给Foundry厂做Tapeout。
注：因为最早GDSII文件是用磁带tape交给Foundry厂的，因此Foundry厂读取磁带的数据叫Tapeout。然后根据设计文件的各种参数，进行集成电路芯片的加工制造，这就是俗称的“流片”。
流片环节，要耗费大量的金钱，著名的“挖矿”企业比特大陆，凭借着其自研的挖矿芯片，抢得先机，一跃成为矿机领域的一代枭雄。既然是自研芯片，那就绕不开去Foudry厂流片这道坎。
根据比特大陆的招股说明书，2017年的加工费及原材料（芯片制造及封测费用）花费9.73亿美元（约66亿元人民币），2018年上半年则高达14.76亿美元（约100亿人民币）。
而且根据非官方消息，2017年开始，比特大陆至少有4次流片失败，包括16nm、12nm和10nm的芯片，其中16nm流片失败了两次，这令比特大陆损失至少60亿到80亿人民币。
涉及到具体每片晶圆（Wafer）的价格，根据IC Insights数据，2018年每片晶圆代工费用约为1138美元。台积电每片晶圆费用为1382美元，格芯每片晶圆费用为1014美元，中芯国际平均每片晶圆费用为720美元左右。
注：当然这只是平均价格，不同工艺、不同尺寸的晶圆加工价格是不一样的，据估算，知名大厂的一片7nm工艺12寸晶圆的价格高达8000美元。
这只是量产流片的价格，而集成电路设计公司，并非在电脑上设计好了芯片的版图，就可以直接去Foundry厂量产，万一功能、性能、功耗等参数满足不了期望的设计目标，那岂不是打水漂了？
因此就出现了一个流片验证环节（Post-Silicon），先小批量只做几只工程芯片样片，并对这些样片进行验证，就可以避免大批量生产出现损失。
就算是小批量工程样片，一般的设计公司也很难承受其成本，因为数量少，但Foundry厂的投入可一样都不能少，包括掩膜版的制作，不会因为芯片数量少了，就降低成本。因此，在工程样片阶段，一张Wafer堪称天价。
因此就出现了一种新的模式，MPW（Multi Project Wafer，多项目晶圆），顾名思义，就是“拼版”，多家设计公司、多品类的产品在同一晶圆片上流片，这样的话，费用就可以由多家设计公司分摊。
IC领域的“共享经济”嘛。
那么，就算分摊成本，MPW模式下的费用有多高呢？
还是那句话，不同的工艺，不同的芯片复杂度，价格也是不一样的，一般来说都是需要和Foundry厂case by case去谈，属于商业上的机密，一般不与外人道也。
但从一般公开的案例来看，2018年摩尔快车发起的一次MPW拼团活动，里面有公告的价格，大家可以感受一下：
Foundry厂：三重富士通
工艺 ：40nm LP
面积：3.96mm*3.96mm
参与公司数达到20家，每家2.6万美金；
参与公司数达到25家，每家2.1万美金；
参与公司数达到30家，每家1.7万美金；
参与公司数达到35家，每家1.5万美金。
体会一下3.96mm*3.96mm的面积有多大，掂一掂2.6万美金有重……
以上数据仅供参考，不同的制程、不同的工艺、不同的Wafer尺寸，不同的Layer层数……都会导致不管是量产流片还是MPW的价格，都相差迥异。
总而言之，这是一个烧钱的无底洞。
